

Цифровой сигнальный процессор 1892BM10Я

ОСНОВНЫЕ ХАРАКТЕРИСТИКИ:

- тактовая частота: 250 МГц;
- CPU-ядро: совместимо с MIPS32, встроенный 32/64-разрядный акселератор (FPU);
- производительность двух DSP-ядер:
 - 24e8: 4000 Моп/с, 16 операций за 1 такт;
 - int32: 4000 Моп/с, 16 операций за 1 такт;
 - int16: 16 Гоп/с, 64 операции за 1 такт;
 - int8: 24 Гоп/с, 96 операций за 1 такт.
- встроенное ОЗУ: около 4 Мбит;
- 32-разрядный порт внешней памяти SRAM/ROM/ SDRAM/ Mobile SDRAM/ EPROM/ FLASH и внешних устройств;
- последовательные порты I2C, Ethernet MAC 10/100, 2 порта UART, 4 порта MFBSPP (I2S/ SPI/ SHARC LPORT/ GPIO) с DMA;
- порты ввода и вывода видеоданных;
- встроенный 4-канальный DMA-контроллер;
- интервальный таймер, таймер реального времени, сторожевой таймер;
- навигационный коррелятор (MCC):
 - 24 канала слежения за навигационными сигналами GPS C/A, GPS L2C, ГЛОНАСС СТ;
 - устройство быстрого поиска;
- контроллер прерываний, 4 внешних прерывания;
- встроенный умножитель/делитель входной частоты (PLL);
- порт JTAG, встроенные средства отладки программ (OnCD);
- программная совместимость снизу с процессорами «Мультикор»: 1892BM3Т, 1892BM2Я, 1892BM5Я, 1892BM8Я;
- напряжение питания микропроцессора: ядро — 1,2 В ±5%, периферия — 3,3 В ±5%;
- максимальная мощность потребления ядра: 1512 мВт для наихудших условий в пределах ТУ и 567 мВт на частоте 100 МГц;
- программируемые режимы энергосбережения;
- температурный диапазон: от -60 до +85 °С;
- корпус: HSBGA-400, 21x21 мм.




АЕЯР.431280.823ТУ

Трёхъядерный сигнальный процессор 1892BM10Я разработан с использованием только собственных IP-блоков библиотеки платформы «МУЛЬТИКОР» и предназначен для применения в системах связи, навигации, радиолокации и управления. Микросхема изготовлена по технологии 130 нм и включает 50,2 млн. транзисторов.





Процессор 1892BM10Я обеспечивает поддержку коммуникационных процедур (Витерби, турбокодирования, корреляции), процедур цифровой обработки сигналов и изображений.

DSP-кластер имеет ряд новых возможностей: набор графических команд, аппаратный ускоритель кодера Хаффмана; возможность отработки DSP-ядрами внешних прерываний; возможность доступа DSP-ядер к внешнему адресному пространству; гибкая граница программной памяти кластера DSP; прерывания от исключительных ситуаций при операциях с числами с плавающей запятой.



Функциональная схема

ИНСТРУМЕНТАЛЬНЫЕ СРЕДСТВА

	Отладочный модуль NVCom-02TEM-3U
	Среда разработки и отладки программ MCStudio 3M, MCStudio 4; компилятор Си, Си ++ для CPU и DSP-ядер
	Эмулятор MC-USB-JTAG
	ОС Linux, uOS

ДОКУМЕНТАЦИЯ

Название документа
Микросхема интегральная 1892BM10Я. Руководство пользователя.
Процессорное ядро RISCore32. Система команд.
Техническое описание многоканального навигационного коррелятора.
DSP-кластер DELcore-30M. Архитектура.
Библиотека ЦОС для процессора 1892BM10Я. Руководство программиста.
Библиотека элементарных математических функций для процессора 1892BM10Я. Руководство программиста.
Описание набора тестов производительности CPU-ядра процессора 1892BM10Я.
Сборка и настройка ядра mLinux для процессора 1892BM10Я.
Библиотека элементов (PCAD/Altium).