ОАО НПЦ
Поиск Домой Карта сайта

Цифровой сигнальный процессор 1892ВМ10Я (NVCom-02T)

Продукты > Микросхемы базовых серий > Цифровые сигнальные процессоры > 1892ВМ10Я > 

border=0Последние новости
border=0



DSP-технологии
Платформа "МУЛЬТИКОР"
Микросхемы базовых серий
Инструментальные средства
Программное обеспечение
Аппаратные средства

1892ВМ10Я

сигнальный процессор 1892ВМ10Я

Трехъядерная «система на кристалле» сигнального процессора 1892ВМ10Я разработана с использованием IP-библиотеки платформы «МУЛЬТИКОР».

Процессор обеспечивает соотношение «мощность потребления ядра/производительность» менее 0,4 мВт/MFLOP при максимальной частоте работы микросхемы (250 МГц, 4 GFLOPs) в диапазоне температур от -60 °C до +85 °С, повышенном напряжении питания и потребляемой мощности ядра около 1,5 Вт. Микросхема потребляет около 130 мВт в реальных приложениях при работе на частоте 100 МГц. Подробнее


Структурная схема сигнального процессора 1892ВМ10Я

Документация

Название документа

Дата

Размер

Скачать

Микросхема 1892ВМ10Я. Краткая информация

23.03.2014

318 Кб

Скачать

Микросхема интегральная 1892ВМ10Я. Руководство пользователя

17.01.2014

3,6 Mб

Скачать

Процессорное ядро RISCore32. Система команд

10.09.2012

1,1 Mб

Скачать

Краткий обзор основных отличий микропроцессоров NVCom-01 и 1892ВМ10Я

21.06.2012

273 Кб

Скачать

Техническое описание многоканального навигационного коррелятора

09.10.2012

646 Кб

Скачать

DSP-кластер DELcore-30M. Архитектура

03.12.2010

2,4 Mб

Скачать

DSP-кластер DELcore-30M. Архитектура. Приложение 1. Базовая система инструкций

03.12.2010

5,6 Mб

Скачать

DSP-кластер DELcore-30M. Архитектура. Приложение 2. Расширение системы инструкций

03.12.2010

4,2 Mб

Скачать

Библиотека элементарных математических функций для процессора 1892ВМ10Я. Руководство программиста

01.06.2012

174 Кб

Скачать

Библиотека ЦОС для процессора 1892ВМ10Я. Руководство программиста

11.11.2011

152 Кб

Скачать

Библиотека навигационного ПО. Описание программы

05.03.2012

137 Кб

Скачать

Описание набора тестов производительности CPU-ядра процессора 1892ВМ10Я

05.05.2012

141 Кб

Скачать

Сборка и настройка ядра mcLinux для процессора 1892ВМ10Я

26.07.2011

69 Кб

Скачать

Библиотека элементов (PCAD)

05.02.2014

633 Кб

Скачать

Микросхема интегральная 1892ВМ10Я. Библиотечный элемент Altium Designer

30.04.2014

11 Кб

Скачать

Вся документация


Инструментальные средства

Отладочный модуль NVCom-02TEM-3U

Отладочный модуль NVCom-02TEM-3U

Отладочный модуль NVCom-02TEM

Отладочный модуль NVCom-02TEM (в стадии разработки)

Среда разработки и отладки программ MCStudio

Среда разработки и отладки программ MCStudio 3M (демо). Скачать (221 Мбайт)

запросить

Ядро ОС Linux

запросить

Операционная система uOS

Скачать архив

Набор тестов производительности CPU-ядра процессора 1892ВМ10Я


Характеристики

  • Тактовая частота: 250 МГц;

  • Пиковая производительность DSP-кластера:

    • в формате плавающей точки (24е8, стандарт IEEE754): 4000 Моп/с или 4000 MFLOPs, что соответствует 16 операциям с плавающей точкой (IEEE 754) за 1 такт;

    • в формате фиксированной точки (int32): 4000 Моп/с, что соответствует 16 32-битным операциям с фиксированной точкой за 1 такт;

    • в формате фиксированной точки (int16): 16000 Моп/с, что соответствует 64 16-битным операциям с фиксированной точкой за 1 такт;

    • в формате фиксированной точки (int8): 24000 Моп/с, что соответствует 96;байтным операциям с фиксированной точкой за 1 такт;

    • FFT-1024 (комплексное): 6 мкс (блочная плавающая точка, 16 бит) и 16,7 мкс (плавающая точка, 32 бита, IEEE754);

  • Интегральный объем встроенной памяти: около 4 Мбит;

  • 32-разрядный порт MPORT со встроенным контроллером доступа к внешней памяти типа SRAM/ SDRAM/ SBSRAM/ FLASH/ ROM;

  • встроенный DMA-контроллер;

  • последовательные порты I2C, Ethernet 10/100 Мбит/с, 2 порта UART, 4 многофункциональных порта MFBSP (I2S/ SPI/ SHARC LPORT/ GPIO) с DMA;

  • порты ввода и вывода видеоданных;

  • встроенный умножитель/делитель входной частоты (PLL);

  • интервальный таймер (IT), таймер реального времени (RTT), сторожевой таймер (WDT);

  • Многоканальный навигационный коррелятор (МСС):

    • 24 канала слежения;

    • навигационные сигналы GPS С/A, GPS L2С, ГЛОНАСС СТ;

    • устройство быстрого поиска FSE (Fast Search Engine);

  • порт JTAG, встроенные средства отладки программ (OnCD);

  • программная совместимость снизу c серией сигнальных процессоров «Мультикор» (1892ВМxx) разработки НПЦ «ЭЛВИС»;

  • напряжение питания микропроцессора: напряжение питания ядра: 1,2 В, изменение напряжения питания: ±5%; напряжение питания периферии 3,3 В;

  • частота/ максимальная мощность потребления ядра, МГц/ мВт: 100/ 567 и 250/ 1512, приведены пиковые значения для наихудших условий в пределах ТУ (температура +85 °С, питание 1,2 В+5%);

  • программируемые режимы энергосбережения;

  • диапазон рабочих температур: от -60 °C до +85 °С;

  • корпус: HSBGA-400, 21x21мм, шаг по выводам 1 мм.

Краткое описание

Микросхема изготовлена по КМОП технологии с минимальными топологическими размерами элементов 0,13 мкм. Количество транзисторов в микросхеме 1892ВМ10Я — 50,2 млн.

Микросхема продолжает ряд многоядерных сигнальных микропроцессоров серии «Мультикор» (1892ВМxx), обеспечивая совместимость снизу по программному обеспечению с микропроцессорами данной серии и является современным микропроцессором обработки сигналов (ЦОС) широкого применения, не уступающим по возможностям зарубежным аналогам.

Поддержка различных мультимедийных и коммуникационных функций в микросхеме обеспечивают возможность создание на ее основе отечественной программируемой процессорной платформы для проектирования радиосредств нового поколения связи для мобильных терминалов и подвижных платформ, программную унификацию разрабатываемых радиосредств, перепрограммирование, масштабирование и многопроцессорную наращиваемость их вычислительных мощностей.

Архитектура микропроцессора — трехъядерная гетерогенная, MIMD-типа на базе ядер из библиотеки платформы «МУЛЬТИКОР»: процессорного CPU-ядра с архитектурой MIPS32 и программируемого ядра сигнального процессора (двухпроцессорного кластера DSP) с плавающей и фиксированной точкой, дополненная многоканальным коррелятором для ГЛОНАСС/GPS навигации.

И CPU, и DSP-ядра имеют возможность независимого доступа к ресурсам микросхемы. DSP-ядра имеют доступ ко всему адресному пространству микросхемы, в том числе к регистрам DMA-каналов и периферийных блоков. При одновременном доступе к одним и тем же ресурсам приоритет предоставляется CPU.

Применение в структуре процессора двухпортовых ОЗУ обеспечивает их одновременное использование парами CPU/DSP, CPU/DMA или DSP/DMA. Поэтому параметры реальной производительности устройств процессора близки к пиковым, так как ввод и вывод данных и промежуточных результатов процессорных ядер возможен одновременно с основными вычислениями.

Ядро CPU (RISCore32F64) имеет 32/64-разрядный акселератор (FPU), обеспечивающий выполнение операций сложения, умножения и деления с одинарной и двойной точностью в формате с плавающей точкой. Микросхема содержит устройство управления памятью (MMU) на основе полностью ассоциативного буфера преобразования адресов (TLB) объемом 16 двойных ячеек, кэш команд объемом 16 Кбайт, кэш данных объемом 16 Кбайт.

При работе на частоте 250 МГц CPU обеспечивает следующие параметры производительности на известных тестовых задачах:

  • Coremark — 484,3 (1,94 Coremark/MHz);

  • Whetstone (FPU) — 157,1 MIPS;

  • Dhrystone (ALU) — 475059 итераций в секунду;

  • Linpack (FPU) — 25042,5 KFLOPS (100 KFLOPS/MHz).

DSP-кластер имеет ряд новых возможностей. Среди них: набор графических команд, аппаратный ускоритель кодера Хаффмана; возможность отработки DSP-ядрами внешних прерываний; возможность доступа DSP-ядер к внешнему адресному пространству; гибкая граница программной памяти кластера DSP; прерывания от исключительных ситуаций при операциях с числами с плавающей запятой.