(495) 913-32-51

market@elvees.com
124498, Москва, Зеленоград, проезд № 4922, дом 4, стр.2

Цифровые сигнальные процессоры

Главная » Микросхемы » Цифровые сигнальные процессоры

Микросхемы сигнальных процессоров серии «Мультикор» — это однокристальные программируемые многопроцессорные «системы на кристалле» на базе IP-ядерной (IP — intellectual property) платформы «МУЛЬТИКОР», разработанной в ОАО НПЦ «ЭЛВИС».

Процессоры серии «Мультикор» сочетают в себе лучшие качества двух классов приборов: микроконтроллеров и цифровых процессоров обработки сигналов (DSP), что позволяет решать в рамках ограниченных габаритов одновременно обе задачи: управления и высокоточной обработки информации, включая сигналы и изображения.

В состав серии «Мультикор» входят: 1892ВМ3Т (MC-12), 1892ВМ2Я (MC-24), 1892ВМ5Я (MC-0226), 1892ВМ7Я (MC-0428), 1892ВМ8Я (MC-24R), 1892ВМ10Я (NVCom-02T), 1892ВМ12Т (MCT-03P), 1892ВМ14Я (MCom-02), 1892ВМ15Ф (MC-30SF6).

Микросхемы спроектированы специалистами ОАО НПЦ «ЭЛВИС» совместно с центром проектирования «АНГСТРЕМ-М» (топологическое проектирование). Информация о микросхемах серии представлена в таблице 1.

Таблица 1. Цифровые сигнальные процессоры «Мультикор»

Микросхема

1892ВМ3Т

1892ВМ2Я

1892ВМ5Я

1892ВМ10Я

1892ВМ7Я

Технология изготовления, мкм

0,25

0,25

0,25

0,13

0,13

Размер кристалла, мм x мм

10x10

10x10

12,3x12,6

8,8x9,5

11,7x11,9

Интеграция,млн. транзисторов

~18

~18

~26

~50

~81

Корпус

PQFP240

HSBGA292

HSBGA416

HSBGA400

HSBGA765

Многопроцессорная MIMD-архитектура

2 процессора: RISCore32 + ELcore-14

2 процессора: RISCore32 + ELcore-24

3 процессора: RISCore32 + 2 x ELcore-26

3 процессора: RISCore32 (c FPU) + 2 x ELcore-30

5 процессоров: RISCore32 (c FPU) + 4 x ELcore-28

Рабочая частота

80

80

100

250

200

Пиковая производительность, MFLOPs, 32 бит

240

480

1 200

4 000

6 400


В качестве процессорных блоков используются следующие типы IP-ядер из библиотеки платформы «МУЛЬТИКОР»:

  • процессорные RISC-ядра с архитектурой MIPS32, выполняющие функции центрального процессора системы CPU (Central Processing Unit);

  • высокопроизводительные ядра процессоров-акселераторов для цифровой обработки сигналов (DSP — Digital Signal Processing) с плавающей/фиксированной точкой ELcore-xx (ELcore = Elvees's core).


Архитектура микросхем «Мультикор» по организации потоков данных и инструкций поддерживает пиковую производительность на большинстве задач обработки сигналов/изображений реального времени. Это обеспечивается малым количеством стадий процессорного конвейера, а также наличием многоканального интеллектуального контроллера DMA с поддержкой режимов самосинхронизации ресурсов микросхемы и 32/64-разрядного по данным порта внешней памяти со встроенным SDRAM/FLASH/SRAM/ROM контроллером.

Микросхемы содержат от 2 до 8 Мбит внутренней памяти, периферийные SHARC-совместимые линки и последовательные порты, I2C, I2S, USB, Ethernet, PCI, UART, JTAG, а также гиперлинки типа SpaceWire и Serial RapidIO.

Таблица 2. Производительность DSP-ядер процессоров «Мультикор»

Компания

ЭЛВИС

TI

ADI

Процессор

1892 ВМ3Т

1892 ВМ2Я

1892 ВМ5Я

1892 ВМ10Я

C6701

C6416

TS201

BF53

Технология, нм

250

250

250

130

180

130

130

130

Тактовая частота, МГц

80

80

100

250

166

600

600

600

Пиковая производительность по смеси арифметических операций (умножения, сложения, вычитания)

16-разр. фиксированная точка, млн.оп/с

640

1280

3200

16000

-

4800

14400

3360

32-разр. плавающая точка, млн. флоп/с

240

480

1200

4000

1000

-

3600

-

32-разр. фиксированная точка, млн. оп/с

320

640

1600

4000

-

-

-

-

8-разр. фиксированная точка, млн. оп/с

1440

2880

7200

24000

-

-

-

4800

Пиковая производительность по операции МАС (умножение + накопление)

16-разр. фиксированная точка, млн. оп/с

160

320

800

4000

-

-

4800

1200

32-разр. плавающая точка, млн. флоп/с

80

160

400

1000

-

-

-

-

32-разр. фиксированная точка, млн. оп/с

80

160

400

1000

-

-

1200

-

Пиковая производительность по операции СМАС (комплексное умножение+накопление)

16-разр. фиксированная точка, млн. оп/с

-

-

-

1000

-

-

-

-

8-разр. фиксированная точка, млн. оп/с

160

320

800

2000

-

-

-

-

КИХ-фильтр, действительные данные и коэффициенты, 35 отводов, 1024 входных данных, без прореживания

формат 16 x 16 + 32/64, фиксированная точка, мкс

275

192

77

12

-

25,7

-

-

КИХ-фильтр, действительные данные и коэффициенты, 50 отводов, 1024 входных данных, без прореживания

формат 16 x 16 + 32/64, фиксированная точка, мкс

363

243

97

16,1

-

-

12

44

БПФ-1024, комплексные данные

формат (16 + j16), блочная плавающая точка, мкс

145

72

29

6

-

10

5

-

формат (32+j32), плавающая точка, мкс

273

136

55

16,7

160

-

16,8

-

БПФ-256, комплексные данные

формат (16 + j16), блочная плавающая точка, мкс

28,9

14,5

5,8

-

-

-

1,5

-

Операция ACS (сложение+сравнение+выбор) — базовая операция декодера Витерби

16-разр. метрики путей, нс/метрика

12,5

6,3

2,5

0,26

-

0,82

-

-


Важным преимуществом отечественных микросхем является плотность кодов для DSP-ядер, которая характеризуется длиной программ для той или иной функции. Для микросхем серии «Мультикор» данная характеристика, как правило, лучше, чем у зарубежных аналогов (см. табл.3).

Таблица 3. Размер программ для DSP процессоров «Мультикор» (на примере МС-24) по некоторым типовым процедурам обработки

Процедура

Размер*)

Дополнительные условия

КИХ-фильтр

10–15

32-разрядный формат плавающей точки, действительные данные и коэффициенты

FFT

150–230

32-разрядный формат плавающей точки, вход: комплексные данные, произвольная степень 2, выход: комплексная амплитуда/мощность, порядок 2-инверсный/прямой

DCT 8x8

50–80

16-разрядный целочисленный формат (блочная плавающая точка) или 32-разрядный формат плавающей точки

SIN/COS

30

32-разрядный формат плавающей точки


*) 32-разрядные слова

Команда для DSP ядра имеет длину 32 или 64 бита и напоминает с этой точки зрения VLIW (Very Long Instruction Word). К примеру, одна 64-разрядная инструкция для ELcore-24 может выполнять две пары арифметических (логических) операций любой сложности и две пары пересылок типа регистр-память. Это обеспечивает высокую плотность кодов для различных программ и позволяет реализовать различные функции обработки сигналов, используя в несколько раз меньше команд, чем для многих известных на рынке DSP микросхем. Это обусловлено тем, что сравниваемые DSP имеют, к примеру, или огромную длину конвейера (10-12 уровней, как процессор TigerSHARC TS201), или низкую плотность кода. Например, число тактов для процедуры FFT-256 (комплексные 16-разрядные форматы данных и коэффициентов) в 8 раз короче для SISD-ядра ELcore-14 (менее 1000 тактов), чем для C54 разработки TI (8542 такта). За то же время 2SIMD ядро ELcore-24 может выполнять одновременно 2 таких преобразования, т.е. более чем в 16 раз быстрее по количеству тактов, чем ядро C54. Если обрабатываемый поток имеет 2-кратное распараллеливание, то ускорение обработки за счет 2SIMD-архитектуры автоматически равно 2. Для более сложной ситуации, без распараллеливания по данным, оценки ускорения даны в табл.4.

Таблица 4. Оценка ускорения (в разах) процедур обработки сигналов/изображений на 1892ВМ2Я (МС-24) в режиме 2SIMD (параллелизм по данным отсутствует)

Процедура

Ускорение

Пояснение

1. КИХ-фильтр с N отводами:

N=8
N=16
N=32
N=64


1,0/1,44
1,23/1,61
1,48/1,76
1,68/1,86

Формат плавающей точки, действительные отсчеты сигнала и отклика фильтра, прямая форма фильтра.
Значение справа достигается, если допустимо, чтобы выход формировался в виде двух полусумм в соседних словах XRAM.

2. БПФ-N, комплексн.:

N=256
N=1024
N=2048

 

1,6
1,66
1,66

Формат плавающей точки, основание 4, один этап выполняется в режиме SISD, остальные — в режиме 2SIMD.

3. DCT-8x8

2.0

2-мерное DCT, 16-b целочисленный формат, массив введен в XRAM по строкам, обрабатывается сначала по строкам, затем — по столбцам.

4. Декодер Витерби c N состояниями:

N=64
N=256

 

1,67
1,75

Оценены затраты на наиболее громоздкую часть процедуры: операции ACS, 16-b целый формат метрик.

5. Генератор случайных чисел

2.0

Равномерное распределение, некоррелированные значения, интервал -8192:+8191, 16-b отсчеты упакованы по 2 от старших разрядов.


Все микросхемы серии совместимы по программному обеспечению снизу-вверх. К примеру, код для 1892ВМ3Т (МС-12) полностью выполняется на 1892ВМ2Я (МС-24), что обеспечивает для пользователей комфортный переход с одной микросхемы на другую.

Для программирования микросхем используются:

  • инструментальная среда разработки и отладки программ MCStudio;

  • библиотеки прикладных программ;

  • ядро операционной системы Linux;

  • операционная система реального времени QNX 6.3.