(499) 995-00-52

market@elvees.com
124498, Москва, Зеленоград, проезд № 4922, дом 4, стр.2

Четырехканальный цифровой SDR-приемник 1288ХК1Т

Главная » Микросхемы » Для систем связи и радиолокации » 1288ХК1Т (SDR-приемник, DDC)

  • Описание
  • Технические характеристики
  • Документация
  • Средства разработки

Микросхема интегральная четырехканального приемника 1288ХК1Т (MF-01)Микросхема 1288ХК1Т — четырехканальный цифровой SDR-приемник (DDC, Digital Down Converter).

Микросхема 1288ХК1Т предназначена для построения приемных трактов систем радиосвязи и радиолокации. В 1288ХК1Т реализованы функции преобразование входного сигнала с промежуточной частоты на низкую частоту с последующей фильтрацией и децимацией сигнала. Применение цифровой обработки сигнала на промежуточной частоте позволяет снизить требования к аналоговому тракту и упростить реализацию и/или улучшить производительность системы в целом. Производительность микросхемы достаточна для обработки четырех каналов узкополосной связи или одного канала широкополосной связи. На базе микросхемы 1288ХК1Т можно реализовать программно-перенастраиваемые фазированные и адаптивные антенные решетки, включая технологии "Smart Antenna" и MIMO.


Структурная схема четырехканального приемника 1288ХК1Т

Цифровой приемник 1288ХК1Т содержит четыре идентичных канала, реализующих функции гетеродинирования, децимации и канальной фильтрации входного сигнала.

Каждый из четырех каналов цифровой обработки включает цифровой гетеродин (NCO,X), два каскада фильтров-дециматоров с постоянными коэффициентами (CIC2, CICN), два каскада программируемых КИХ-фильтров-дециматоров 64-го порядка (DFIR64) и комплексный умножитель выходного сигнала (FGAIN).

Цифровой квадратурный гетеродин обеспечивает перенос спектра входного действительного сигнала с промежуточной частоты на низкую частоту, умножая отсчеты входного сигнала на отсчеты опорного сигнала. В гетеродине реализовано управление частотой и фазой опорного сигнала.

Фильтры-дециматоры с фиксированными коэффициентами предназначены для предварительной децимации сигнала. Фильтры построены как фильтры с единичными коэффициентами (CIC — cascaded integrator/comb). Применение этих фильтров эффективно при больших значениях коэффициента децимации. При необходимости, эти фильтры могут быть выключены.

Два каскада программируемых КИХ-фильтров-дециматоров могут быть использованы для последующей децимации с небольшими коэффициентами децимации, коррекции искажений АЧХ, вызванных CIC-фильтрами-дециматорами и канальной фильтрации.

Каждый из каскадов КИХ-фильтров позволяет понизить частоту дискретизации от 1 до 16 раз. Максимальный порядок каждого фильтра — 64, тип фильтра — симметричный или антисимметричный. Фильтры способны обрабатывать два отвода за один период тактовой частоты СБИС. Фильтры имеют 32 программируемых коэффициента разрядностью 16 бит и реализованы как RCF фильтры (RAM Coefficient Filter). При тактовой частоте 100 МГц частота дискретизации сигнала на выходе КИХ-фильтра 64-го порядка составляет более 3МГц, и может быть увеличена за счет уменьшении порядка фильтра.

Комплексный умножитель выходного сигнала позволяет осуществлять плавную регулировку усиления канала и управление фазой выходного сигнала, что может быть использовано для улучшения динамического диапазона тракта обработки, построения АРУ или систем ФАР и ААР.

Маршрутизаторы потоков данных (MX) позволяют объединять вычислительные ресурсы нескольких каналов в один для повышение производительности FIR фильтров. Например, при объединении всех четырех каналов частота дискретизации сигнала на выходе FIR-фильтра 64-го порядка при тактовой частоте 100 МГц составляет более 12 МГц.

В 1288ХК1Т предусмотрена синхронизация работы нескольких микросхем, включая синхронный пуск, останов, очистку блоков обработки, установку параметров гетеродина и комплексного выходного умножителя. Синхронизация нескольких микросхем позволяет использовать MF01 в системах ФАР и ААР. Кроме этого, реализована функция параллельной конфигурации нескольких микросхем.

Вывод обработанного сигнала осуществляется через 16 или 32 бит параллельный порт или 4 или 8 бит линк-порт, управление осуществляется с помощью последовательного или параллельного порта. Разнообразие интерфейсов и режимов их работы, а также наличие встроенного буфера на 512 выходных отсчетов позволяют подключать MF01 к различным микропроцессорам и микроконтроллерам без использования дополнительной логики.

Сравнение 1288ХК1Т (МF-01) c зарубежными микросхемами

 

MF01

AD6620

AD6634

GC4016

Количество каналов обработки

4

1

4

4

Количество независимых 16-битных входов

4

1

2

3

SFDR гетеродина, ДБ

>100

>100

>100

>100

Каскады CIC децимации

CIC2+CIC4-6

CIC2+CIC5

CIC2+CIC5

CIC4

КИХ-фильтр-корректор

64 порядка

нет

нет

21 порядка

Канальный КИХ-фильтр, порядка

64(128)

256

160

63(84)

Тактовая частота, МГц

100

65

80

100

Скорость работы канального
фильтра 64 порядка, МВыб/с

3,125

1

1,25

2,5

Производительность, МMAC

~2600

260

~1200

~2500


Применение цифрового SDR-приемника 1288ХК1Т (MF-01) с сигнальными процессорами серии «Мультикор»)

Для настройки микросхемы и последующей обработки после MF-01 используются микросхемы серий «Мультикор», для чего в состав MF-01 включены параллельный порт, последовательный и SHARC-совместимый байтный линк, по которым микросхемы разных серий можно связать. На рис. 1 показано подключение микросхемы MF-01 к сигнальному процессору 1892ВМ3Т (МС-12) через параллельный 32-битный порт, а на рис. 2 — через линк и последовательный порты.


Рис. 1.
Подключение четырех микросхем цифровых приемников MF-01 к одной микросхеме MC-12 через параллельный порт




Рис. 2.
Подключение цифрового приемника MF-01 к микросхеме MC-12 через последовательный и линк порты


  • Четыре канала цифрового приемника.

  • Возможностью объединения каналов для построения широкополосного тракта.

  • Скорость отсчетов входного сигнала: свыше 100 Мвыб/с на каждый канал.

  • Тип входного сигнала: действительный 16-битный цифровой сигнал, комплексный 16-битный цифровой сигнал, комплексный 8-битный цифровой сигнал.

  • Преобразование частоты действительного и комплексного сигнала.

  • SFDR гетеродина: не хуже 100 Дб.

  • Точность настройки гетеродина: 0,025 Гц при частоте входных отсчетов 100 МГц.

  • Точность установки фазы гетеродина: 0,005°.

  • Двухкаскадный фильтр-дециматор с фиксированными коэффициентами в каждом канале (первый каскад: CIC-фильтр степени 2, второй каскад: CIC-фильтр степени 4, 5 или 6)

  • Общий коэффициент децимации: 1–16384.

  • Два программируемых КИХ фильтра-дециматора 64-го порядка в каждом канале.

  • Порт JTAG.

  • Скорость работы программируемых КИХ-фильтров (64 порядок, тактовая частота 100 МГц):

    • 3,125 Мвыб/с для каждого канала.

    • 12,5 Мвыб/с при объединении каналов.

  • Регулировка уровня сигнала с шагом 6дБ в каждом каскаде фильтрации.

  • Плавная регулировка уровня сигнала с шагом 2-14на выходе каждого канала.

  • Буфер выходных данных на 512 отсчетов.

  • Интерфейсы выходных данных: 4/8 бит SHARC-совместимый линк-порт, 16/32 бит параллельный интерфейс.

  • Интерфейсы управления: последовательный синхронный порт, 16/32 бит параллельный порт.

  • Синхронизация работы нескольких микросхем, включая синхронный старт/стоп, очистку тракта, установку гетеродинов и умножителей плавной регулировки уровня сигнала.

  • Питание: цифровое ядро +2,5 В, контактные площадки +3,3 В.

  • Максимальное потребление: 750 мВт.

  • Диапазон рабочих температур: –60..+85 °C.

  • Корпус: PQFP208 размером 30,6х30,6 мм.

Название документа

Дата

Размер

Скачать

СБИС 4-канального цифрового приемника 1288ХК1Т. Краткое описание

23.05.2017

1,9 Mб

Техническое описание СБИС 4-канального цифрового приемника 1288ХК1Т

03.03.2009

1 Mб

Габаритный чертеж 1288ХК1Т

03.03.2009

108 Кб

Комплект ПО для микросхемы 1288ХК1Т

25.05.2017

43 Mб

Вся документация