|
|
 |
|
Документация,
Краткое описание,
Микросхема 9008ВГ1Я представляет собой 2-канальный аналогово-цифровой контроллер (АЦП).
9008ВГ1Я оцифровывает внешние сигналы/изображения, хранит их в буферной памяти типа FIFO и выводит информационный поток через интерфейс подключения к порту памяти (MPORT) процессоров серии «Мультикор», а также совместимых по интерфейсу ИС для дальнейшей обработки процессором.
Кроме того, цифровой контроллер позволяет выводить данные непосредственно с выходов АЦП (минуя буферную память и интерфейс MPORT), например, в 1288ХК1Т (Digital Down Converter).
Макетные образцы микросхем 9008ВГ1Я имеют маркировку 1892ВГ1Я или 2008ВГ1Я.
Области применения:
Микросхема 9008ВГ1Я предназначена для построения многоканальных систем ввода аналоговых сигналов/изображений. Практическое применение возможно в таких областях, как:
системы ввода изображения, в том числе системы тепловидения;
радиосвязь; радиолокационные сиcтемы;
гидроакустические системы;
измерительная техника;
системы сбора данных;
системы управления;
системы промышленного контроля;
и в других устройствах, позволяющих принимать и обрабатывать отсчеты АЦП в реальном времени. 9008ВГ1Я может быть использована в качестве обычного двухканального АЦП, а также замены AD9225, AD9235, AD9237, AD9238, AD9240, ADS850 (Analog Devices), LTC2246, LTC2226 (Linear Technology).
Основные характеристики:
Тактовая частота АЦП 20 МГц;
Частота входного сигнала до 140 МГц;
Буферная память типа FIFO глубиной 4096*2 отсчетов;
Возможность непосредственного доступа к встроенным АЦП;
Интерфейс памяти, позволяющий имитировать режимы работы SRAM, SDRAM;
32/16-разрядный режимы работы интерфейса памяти MPORT с частотой до 100 МГц;
Возможность объединения микросхем в группы для совместной работы на одной выходной шине данных - до 8 микросхем в составе двух групп;
Потребление не более 350 мВт;
Питание: цифровое: 2.5В ядро, 3.3В периферия; аналоговое: 3.0В; допустимое изменение напряжения +- 5%;
Диапазон рабочих температур от минус 60 до плюс 85 °C;
Корпус BGA-192, 17х17 мм, шаг 1 мм.
Основные электрические параметры, динамические характеристики и электрические предельно-допустимые и предельные характеристики микросхемы 9008ВГ1Я представлены ниже.
В состав микросхемы 9008ВГ1Я входят следующие блоки: В состав контроллера выходного порта входят:
два блока памяти FIFO_L и FIFO_H размером 4096*16 бит каждый;
регистр указателя адреса записи отсчетов в память ADC_WR_ADDR;
мультиплексор выходного потока данных MUX_OUT;
контроллер интерфейса памяти MEMORY INTERFACE CONTROLLER. 
Рис. 1. Электрическая структурная схема
9008ВГ1Я программно совместим для обмена 16/32-разрядными данными с портом памяти MPORT ИС серии "Мультикор".
При построении многоканальных систем ввода аналоговых сигналов используется возможность разделения микросхем 9008ВГ1Я на 2 адресные группы, а также возможность объединения от 1 до 4 микросхем 9008ВГ1Я в составе одной адресной группы. Таким образом, многоканальная система ввода аналоговых сигналов может состоять максимум из 8 микросхем 9008ВГ1Я, разбитых на 2 адресные группы – по 4 микросхемы в каждой группе.
Таблица 1. Основные электрические параметры и динамические характеристики микросхемы 9008ВГ1Я (AVDD=3,0В±5%, ADVDD=3,3В±5%, VDD=2,5В±5%, PVDD=3,3В±5%, T=-40..+85, Fs=20МГц, Uin=-1.0дБПШ, Uinfs=2.0В).
Параметры |
Обозначение |
MIN |
TYP |
MAX |
Размерность |
Разрешение |
N |
|
14 |
|
бит |
Дифференциальная нелинейность |
DNL |
-1.0 |
±0.5 |
+1.0 |
бит |
Интегральная нелинейность |
INL |
-4.0 |
±1.0 |
+4.0 |
бит |
Частота преобразования |
Fs |
20 |
|
|
МГц |
Аналоговый вход (АО/1_INP/INM): |
|
|
|
|
|
- полоса пропускания по уровню -3дБ |
Fin |
250 |
|
|
МГц |
- дифференциальное напряжение полной шкалы |
Uin |
1.0 |
|
2.0 |
В(п-п) |
- синфазное напряжение полной шкалы |
Uins |
1.0 |
1.5 |
1.9 |
В |
- входной ток по каждому выводу |
lin |
-10 |
|
10 |
мкА |
Погрешность коэффициента усиления (с внешним источником опорного напряжения) |
GE | -2.5 |
±0.5 |
±2.5 |
%ПШ |
Погрешность смещения нуля |
ОЕ |
-12 |
±2,0 |
+12 |
мВ |
Ток потребления в активном режиме (Fs=20МГц, Fclk=100МГц): |
|
|
|
|
|
- AVDD |
IDAVDD |
|
|
60 |
мА |
- DAVDD |
IAVDD |
|
|
10 |
мА |
- VDD |
IVDD |
|
|
30 |
мА |
- PVDD |
IPVDD |
|
|
10 |
мА |
Статический ток потребления в режиме пониженного потребления: |
|
|
|
|
|
- AVDD |
IPDDAVDD |
|
<1 |
|
мА |
- DAVDD |
IPDAVDD |
|
<100 |
|
мкА |
- VDD |
IPDPVDD |
|
<1 |
|
мА |
- PVDD |
IPDPVDD |
|
<100 |
|
мкА |
Тактовая частота |
|
|
|
|
|
- период |
Tclk |
10 |
|
|
нс |
- длительность высокого полупериода |
|
4 |
|
|
нс |
- длительность высокого полупериода |
|
4 |
|
|
нс |
Отношение сигнал/шум при Fin: |
SNR |
|
|
|
|
- 12.5 МГц |
|
72.5 |
74.0 |
|
дБ |
- 140 МГц |
|
|
73 |
|
дБ |
Отношение сигнал/шум с искажением при Fin: |
SINAD |
|
|
|
|
- 12.5 МГц |
|
72.0 |
74 |
|
дБ |
- 140 Мгц |
|
|
71.8 |
|
дБ |
Уровень наихудшей гармоники 2 или 3 при Fin: |
WH23 |
|
|
|
|
- 12.5 МГц |
|
|
-90 |
-76 |
дБ |
- 140 МГц |
|
|
-80 |
|
дБ |
Динамический диапазон свободный от помех, однотональный при Fin |
SFDR |
|
|
|
|
- 12.5 МГц |
|
84 |
95 |
|
дБ |
- 140 МГц |
|
|
90 |
|
дБ |
Таблица 2. Основные электрические предельно-допустимые и предельные характеристики микросхемы 9008ВГ1Я.
Параметры |
Обозначение |
Предельно-допустимые |
Предельные |
Размерность |
мин | макс |
мин | макс |
Напряжения питания: |
|
|
|
|
|
|
- аналоговое АЦП |
UAVDD |
2.85 |
3.15 |
-0.3 |
4.0 |
В |
- цифровое АЦП |
UDAVDD |
3.15 |
3.47 |
-0.3 |
4.0 |
В |
- цифровое ядра контроллера |
UVDD |
2.37 |
3.47 |
-0.3 |
3.0 |
В |
- переферии |
UPVDD |
3.15 |
3.47 |
-0.3 |
4.0 |
В |
|
|